securitylab

Что такое RISC-V: простое объяснение архитектуры процессоров

Технологии часто кажутся сложными и запутанными, особенно когда речь идет о процессорах и их архитектуре. Одной из таких технологий ...
GitHub

R-EAjks-Compute/RISC-V-Advanced-Interrupt-Architecture

The RISC-V Advanced Interrupt Architecture (AIA) builds upon the interrupt-handling functionality of the basic RISC-V ISA to add support mainly for the following: Message-signaled interrupts (MSIs) ...
Semiconductor Engineering

Fast Interrupt Extension For MCU RISC-V

A technical paper titled “CV32RT: Enabling Fast Interrupt and Context Switching for RISC-V Microcontrollers” was published by researchers at ETH Zurich and University of Bologna. “Processors using the ...
tadviser

RISC-V

RISC-V International связывает высокие темпы роста с использованием чипов на базе RISC-V в составе периферийной инфраструктуры, ориентированной на задачи искусственного интеллекта.
vc

RISC-V: будущее вычислительной техники

RISC-V (сокращение от Reduced Instruction Set Computing — Five) — это открытая архитектура процессора, разработанная в Университете Беркли. Она отличается от ...
Design-Reuse

A Chip Designer’s Perspective of RISC-V Traps

Understanding RISC‑V traps is essential for Chip Designers building RISC‑V CPUs, microcontrollers, and complex SoCs. It’s equally important for Embedded Engineers who develop and debug software stacks ...
Design-Reuse

RISC-V Platform-Level Interrupt Controller (PLIC) IP

IQonIC Works RISC-V PLIC IP is a platform-level interrupt controller conforming to the RISC-V PLIC specification, for use in systems with a large numb ...
Hackaday

Writing A RISC-V OS From Scratch

If you read Japanese, you might have seen the book “Design and Implementation of Microkernels” by [Seiya Nuda]. An appendix covers how to write your own operating system for RISC-V in about 1,000 ...